Xilinx 7系列FPGA架构 SelectIO 常见电平标准和阻抗匹配（精华）

发布日期：2023-08-16

7系列FPGA非常宽的支持I/O本文介绍了以下典型的电压标准I/O电压标准及端接匹配电路：

（1）LVTTL I/O标准

（2）LVCMOS I/O标准

（3）TMDS I/O标准

（4）LVDS和LVDS_25 I/O标准

1 .LVTTL（低压TTL）

LVTTL支持的I/O bank类型如图1所示。

图1、LVTTL可用的I/O bank类型

LVTTL是一般用于3.3V在外设接口中，它使用单端COMS输入缓冲器和推拉输出缓冲器。本标准要求3.3V输出源电压（Vcco），但不需要参考电压（VREF）或端接电压（VTT）。图2显示单向LVTTL端接技术。

图2、LVTTL单向端接模式

如图2所示，上图没有端接，输出驱动器直接连接到接收器。当信号是高速信号时，我们通常会这样做PCB线路阻抗控制为50欧姆；中间图采用串行匹配，即在PCB在线串入电阻Rs，该电阻可降低信号长距离传输的振铃效应。最下面在接收器侧采用并行端接方式，在传输线末端减少信号反射以保持信号传输的完整性。对于LVTTL以上两种情况在电平中很常见。

图3显示双向LVTTL I/O端接方式。

图3、LVTTL双向端接模式

LVTTL如图4所示，该标准只能在HR I/O banks中可用。

图4、LVTTL I/O标准可用属性

2 .LVCOMS（低压CMOS）

LVCMOS可用的I/O bank类型如图5所示。

图5、LVCMOS I/O可用的bank类型

7系列FPGA支持的LVCMOS标准：LVCMOS12、LVCOMS15、LVCMOS18、LVCMOS25和LVCMOS33。这几种LVCMOS I/O标准支持的输出驱动电流不同。单向和双向LVCOMS端接方式和LVTTL类似地图6和图7分别举例单向和双向。LVCOMS端接方式。

图6、LVCMOS单向端接模式

图7、LVCMOS双向端接模式

LVCMOS25和LVCMOS33 I/O标准只能在HR I/O bank其编程属性如图8所示。

图8、LVCMOS25和LVCMOS33 I/O编程属性

LVCMOS18 I/O标准在HR和HP bank中都可以应用，它们的编程属性如图9所示。

图9、LVCMOS18 I/O标准编程属性

LVCMOS15 I/O标准在HR和HP bank它们的编程属性如图10所示。

图10、LVCMOS15 I/O标准编程属性

LVCMOS12 I/O标准在HR和HP bank它们的编程属性如图11所示。

图11、LVCMOS12 I/O标准编程属性

3 .TMDS

TMDS支持的I/O bank类型如图12所示。

图12、LVTTL可用的I/O bank类型

TMDS是一种差分I/O标准，用于DVI和HMDI实现高速串行数据流传输的视频接口。TMDS标准要求输入外部50Ω上拉电阻至3.3V，不要求差输入端接电阻。这个标准只能在HR I/O bank应用，要求bankVcco电压为3.3V。TMDS I/O如图13所示，编程属性。

图13、TMDS I/O编程属性

4 .LVDS和LVDS_25

LVDS在许多应用中使用7系列作为高速接口FPGA I/O LVDS接口兼容EIA/TIA电气特性要求。IOB在点对点应用中，可以消除外出源端接电阻，简化内部支持可选的内部差分端接PCB设计。

LVDS I/O标准只在HP I/O bank中可用。LVDS输出和输入要求Vcco供电为1.8V，端接属性可选于内部DIFF_TERM。LVDS_25 I/O标准只在HR I/O bank中可用。LVDS_25输出和输入要求Vcco供电为2.5V，端接属性可选于内部DIFF_TERM。可用I/O bank类型如图14所示。

图14、可用的I/O bank类型

发送端接：7系列FPG发送端不需要外部端接。图15给出LVDS电流驱动器允许编程属性。

图15、LVDS电流驱动器允许编程属性

接收端：图16和图17显示LVDS和LVDS_25接收器差异端接例。

图16、LVDS或LVDS_25接收器外端接

图17、LVDS或LVDS_25接收器内部端接

在I/O bank中允许有LVDS和LVDS_25两种电平输入，输出必须满足要求的电压（LVDS要求1.8V输出电压，LVDS_25要求2.5V输出电压)不能同时输出两个电平，必须满足以下规则: